Linux Audio
Check our new training course
Embedded Linux Audio
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 399 400 401 402 403 404 405 406 407 408 409 410 411 412 413 414 415 416 417 418
/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2018 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_DMA_CH_0_MASKS_H_ #define ASIC_REG_DMA_CH_0_MASKS_H_ /* ***************************************** * DMA_CH_0 (Prototype: DMA_CH) ***************************************** */ /* DMA_CH_0_CFG0 */ #define DMA_CH_0_CFG0_RD_MAX_OUTSTAND_SHIFT 0 #define DMA_CH_0_CFG0_RD_MAX_OUTSTAND_MASK 0x3FF #define DMA_CH_0_CFG0_WR_MAX_OUTSTAND_SHIFT 16 #define DMA_CH_0_CFG0_WR_MAX_OUTSTAND_MASK 0xFFF0000 /* DMA_CH_0_CFG1 */ #define DMA_CH_0_CFG1_RD_BUF_MAX_SIZE_SHIFT 0 #define DMA_CH_0_CFG1_RD_BUF_MAX_SIZE_MASK 0x3FF /* DMA_CH_0_ERRMSG_ADDR_LO */ #define DMA_CH_0_ERRMSG_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_ERRMSG_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_ERRMSG_ADDR_HI */ #define DMA_CH_0_ERRMSG_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_ERRMSG_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_ERRMSG_WDATA */ #define DMA_CH_0_ERRMSG_WDATA_VAL_SHIFT 0 #define DMA_CH_0_ERRMSG_WDATA_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_RD_COMP_ADDR_LO */ #define DMA_CH_0_RD_COMP_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_RD_COMP_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_RD_COMP_ADDR_HI */ #define DMA_CH_0_RD_COMP_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_RD_COMP_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_RD_COMP_WDATA */ #define DMA_CH_0_RD_COMP_WDATA_VAL_SHIFT 0 #define DMA_CH_0_RD_COMP_WDATA_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_WR_COMP_ADDR_LO */ #define DMA_CH_0_WR_COMP_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_WR_COMP_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_WR_COMP_ADDR_HI */ #define DMA_CH_0_WR_COMP_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_WR_COMP_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_WR_COMP_WDATA */ #define DMA_CH_0_WR_COMP_WDATA_VAL_SHIFT 0 #define DMA_CH_0_WR_COMP_WDATA_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_LDMA_SRC_ADDR_LO */ #define DMA_CH_0_LDMA_SRC_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_LDMA_SRC_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_LDMA_SRC_ADDR_HI */ #define DMA_CH_0_LDMA_SRC_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_LDMA_SRC_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_LDMA_DST_ADDR_LO */ #define DMA_CH_0_LDMA_DST_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_LDMA_DST_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_LDMA_DST_ADDR_HI */ #define DMA_CH_0_LDMA_DST_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_LDMA_DST_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_LDMA_TSIZE */ #define DMA_CH_0_LDMA_TSIZE_VAL_SHIFT 0 #define DMA_CH_0_LDMA_TSIZE_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_COMIT_TRANSFER */ #define DMA_CH_0_COMIT_TRANSFER_PCI_UPS_WKORDR_SHIFT 0 #define DMA_CH_0_COMIT_TRANSFER_PCI_UPS_WKORDR_MASK 0x1 #define DMA_CH_0_COMIT_TRANSFER_RD_COMP_EN_SHIFT 1 #define DMA_CH_0_COMIT_TRANSFER_RD_COMP_EN_MASK 0x2 #define DMA_CH_0_COMIT_TRANSFER_WR_COMP_EN_SHIFT 2 #define DMA_CH_0_COMIT_TRANSFER_WR_COMP_EN_MASK 0x4 #define DMA_CH_0_COMIT_TRANSFER_NOSNOOP_SHIFT 3 #define DMA_CH_0_COMIT_TRANSFER_NOSNOOP_MASK 0x8 #define DMA_CH_0_COMIT_TRANSFER_SRC_ADDR_INC_DIS_SHIFT 4 #define DMA_CH_0_COMIT_TRANSFER_SRC_ADDR_INC_DIS_MASK 0x10 #define DMA_CH_0_COMIT_TRANSFER_DST_ADDR_INC_DIS_SHIFT 5 #define DMA_CH_0_COMIT_TRANSFER_DST_ADDR_INC_DIS_MASK 0x20 #define DMA_CH_0_COMIT_TRANSFER_MEM_SET_SHIFT 6 #define DMA_CH_0_COMIT_TRANSFER_MEM_SET_MASK 0x40 #define DMA_CH_0_COMIT_TRANSFER_MOD_TENSOR_SHIFT 15 #define DMA_CH_0_COMIT_TRANSFER_MOD_TENSOR_MASK 0x8000 #define DMA_CH_0_COMIT_TRANSFER_CTL_SHIFT 16 #define DMA_CH_0_COMIT_TRANSFER_CTL_MASK 0xFFFF0000 /* DMA_CH_0_STS0 */ #define DMA_CH_0_STS0_DMA_BUSY_SHIFT 0 #define DMA_CH_0_STS0_DMA_BUSY_MASK 0x1 #define DMA_CH_0_STS0_RD_STS_CTX_FULL_SHIFT 1 #define DMA_CH_0_STS0_RD_STS_CTX_FULL_MASK 0x2 #define DMA_CH_0_STS0_WR_STS_CTX_FULL_SHIFT 2 #define DMA_CH_0_STS0_WR_STS_CTX_FULL_MASK 0x4 /* DMA_CH_0_STS1 */ #define DMA_CH_0_STS1_RD_STS_CTX_CNT_SHIFT 0 #define DMA_CH_0_STS1_RD_STS_CTX_CNT_MASK 0xFFFFFFFF /* DMA_CH_0_STS2 */ #define DMA_CH_0_STS2_WR_STS_CTX_CNT_SHIFT 0 #define DMA_CH_0_STS2_WR_STS_CTX_CNT_MASK 0xFFFFFFFF /* DMA_CH_0_STS3 */ #define DMA_CH_0_STS3_RD_STS_TRN_CNT_SHIFT 0 #define DMA_CH_0_STS3_RD_STS_TRN_CNT_MASK 0xFFFFFFFF /* DMA_CH_0_STS4 */ #define DMA_CH_0_STS4_WR_STS_TRN_CNT_SHIFT 0 #define DMA_CH_0_STS4_WR_STS_TRN_CNT_MASK 0xFFFFFFFF /* DMA_CH_0_SRC_ADDR_LO_STS */ #define DMA_CH_0_SRC_ADDR_LO_STS_VAL_SHIFT 0 #define DMA_CH_0_SRC_ADDR_LO_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_SRC_ADDR_HI_STS */ #define DMA_CH_0_SRC_ADDR_HI_STS_VAL_SHIFT 0 #define DMA_CH_0_SRC_ADDR_HI_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_SRC_TSIZE_STS */ #define DMA_CH_0_SRC_TSIZE_STS_VAL_SHIFT 0 #define DMA_CH_0_SRC_TSIZE_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_DST_ADDR_LO_STS */ #define DMA_CH_0_DST_ADDR_LO_STS_VAL_SHIFT 0 #define DMA_CH_0_DST_ADDR_LO_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_DST_ADDR_HI_STS */ #define DMA_CH_0_DST_ADDR_HI_STS_VAL_SHIFT 0 #define DMA_CH_0_DST_ADDR_HI_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_DST_TSIZE_STS */ #define DMA_CH_0_DST_TSIZE_STS_VAL_SHIFT 0 #define DMA_CH_0_DST_TSIZE_STS_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_RD_RATE_LIM_EN */ #define DMA_CH_0_RD_RATE_LIM_EN_VAL_SHIFT 0 #define DMA_CH_0_RD_RATE_LIM_EN_VAL_MASK 0x1 /* DMA_CH_0_RD_RATE_LIM_RST_TOKEN */ #define DMA_CH_0_RD_RATE_LIM_RST_TOKEN_VAL_SHIFT 0 #define DMA_CH_0_RD_RATE_LIM_RST_TOKEN_VAL_MASK 0xFFFF /* DMA_CH_0_RD_RATE_LIM_SAT */ #define DMA_CH_0_RD_RATE_LIM_SAT_VAL_SHIFT 0 #define DMA_CH_0_RD_RATE_LIM_SAT_VAL_MASK 0xFFFF /* DMA_CH_0_RD_RATE_LIM_TOUT */ #define DMA_CH_0_RD_RATE_LIM_TOUT_VAL_SHIFT 0 #define DMA_CH_0_RD_RATE_LIM_TOUT_VAL_MASK 0x7FFFFFFF /* DMA_CH_0_WR_RATE_LIM_EN */ #define DMA_CH_0_WR_RATE_LIM_EN_VAL_SHIFT 0 #define DMA_CH_0_WR_RATE_LIM_EN_VAL_MASK 0x1 /* DMA_CH_0_WR_RATE_LIM_RST_TOKEN */ #define DMA_CH_0_WR_RATE_LIM_RST_TOKEN_VAL_SHIFT 0 #define DMA_CH_0_WR_RATE_LIM_RST_TOKEN_VAL_MASK 0xFFFF /* DMA_CH_0_WR_RATE_LIM_SAT */ #define DMA_CH_0_WR_RATE_LIM_SAT_VAL_SHIFT 0 #define DMA_CH_0_WR_RATE_LIM_SAT_VAL_MASK 0xFFFF /* DMA_CH_0_WR_RATE_LIM_TOUT */ #define DMA_CH_0_WR_RATE_LIM_TOUT_VAL_SHIFT 0 #define DMA_CH_0_WR_RATE_LIM_TOUT_VAL_MASK 0x7FFFFFFF /* DMA_CH_0_CFG2 */ #define DMA_CH_0_CFG2_FORCE_WORD_SHIFT 0 #define DMA_CH_0_CFG2_FORCE_WORD_MASK 0x1 /* DMA_CH_0_TDMA_CTL */ #define DMA_CH_0_TDMA_CTL_DTYPE_SHIFT 0 #define DMA_CH_0_TDMA_CTL_DTYPE_MASK 0x7 /* DMA_CH_0_TDMA_SRC_BASE_ADDR_LO */ #define DMA_CH_0_TDMA_SRC_BASE_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_BASE_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_BASE_ADDR_HI */ #define DMA_CH_0_TDMA_SRC_BASE_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_BASE_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_BASE_0 */ #define DMA_CH_0_TDMA_SRC_ROI_BASE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_BASE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_SIZE_0 */ #define DMA_CH_0_TDMA_SRC_ROI_SIZE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_SIZE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_0 */ #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_START_OFFSET_0 */ #define DMA_CH_0_TDMA_SRC_START_OFFSET_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_START_OFFSET_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_STRIDE_0 */ #define DMA_CH_0_TDMA_SRC_STRIDE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_STRIDE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_BASE_1 */ #define DMA_CH_0_TDMA_SRC_ROI_BASE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_BASE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_SIZE_1 */ #define DMA_CH_0_TDMA_SRC_ROI_SIZE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_SIZE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_1 */ #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_START_OFFSET_1 */ #define DMA_CH_0_TDMA_SRC_START_OFFSET_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_START_OFFSET_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_STRIDE_1 */ #define DMA_CH_0_TDMA_SRC_STRIDE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_STRIDE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_BASE_2 */ #define DMA_CH_0_TDMA_SRC_ROI_BASE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_BASE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_SIZE_2 */ #define DMA_CH_0_TDMA_SRC_ROI_SIZE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_SIZE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_2 */ #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_START_OFFSET_2 */ #define DMA_CH_0_TDMA_SRC_START_OFFSET_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_START_OFFSET_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_STRIDE_2 */ #define DMA_CH_0_TDMA_SRC_STRIDE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_STRIDE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_BASE_3 */ #define DMA_CH_0_TDMA_SRC_ROI_BASE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_BASE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_SIZE_3 */ #define DMA_CH_0_TDMA_SRC_ROI_SIZE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_SIZE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_3 */ #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_START_OFFSET_3 */ #define DMA_CH_0_TDMA_SRC_START_OFFSET_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_START_OFFSET_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_STRIDE_3 */ #define DMA_CH_0_TDMA_SRC_STRIDE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_STRIDE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_BASE_4 */ #define DMA_CH_0_TDMA_SRC_ROI_BASE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_BASE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_ROI_SIZE_4 */ #define DMA_CH_0_TDMA_SRC_ROI_SIZE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_ROI_SIZE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_4 */ #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_VALID_ELEMENTS_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_START_OFFSET_4 */ #define DMA_CH_0_TDMA_SRC_START_OFFSET_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_START_OFFSET_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_SRC_STRIDE_4 */ #define DMA_CH_0_TDMA_SRC_STRIDE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_SRC_STRIDE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_BASE_ADDR_LO */ #define DMA_CH_0_TDMA_DST_BASE_ADDR_LO_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_BASE_ADDR_LO_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_BASE_ADDR_HI */ #define DMA_CH_0_TDMA_DST_BASE_ADDR_HI_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_BASE_ADDR_HI_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_BASE_0 */ #define DMA_CH_0_TDMA_DST_ROI_BASE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_BASE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_SIZE_0 */ #define DMA_CH_0_TDMA_DST_ROI_SIZE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_SIZE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_VALID_ELEMENTS_0 */ #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_START_OFFSET_0 */ #define DMA_CH_0_TDMA_DST_START_OFFSET_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_START_OFFSET_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_STRIDE_0 */ #define DMA_CH_0_TDMA_DST_STRIDE_0_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_STRIDE_0_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_BASE_1 */ #define DMA_CH_0_TDMA_DST_ROI_BASE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_BASE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_SIZE_1 */ #define DMA_CH_0_TDMA_DST_ROI_SIZE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_SIZE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_VALID_ELEMENTS_1 */ #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_START_OFFSET_1 */ #define DMA_CH_0_TDMA_DST_START_OFFSET_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_START_OFFSET_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_STRIDE_1 */ #define DMA_CH_0_TDMA_DST_STRIDE_1_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_STRIDE_1_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_BASE_2 */ #define DMA_CH_0_TDMA_DST_ROI_BASE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_BASE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_SIZE_2 */ #define DMA_CH_0_TDMA_DST_ROI_SIZE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_SIZE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_VALID_ELEMENTS_2 */ #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_START_OFFSET_2 */ #define DMA_CH_0_TDMA_DST_START_OFFSET_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_START_OFFSET_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_STRIDE_2 */ #define DMA_CH_0_TDMA_DST_STRIDE_2_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_STRIDE_2_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_BASE_3 */ #define DMA_CH_0_TDMA_DST_ROI_BASE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_BASE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_SIZE_3 */ #define DMA_CH_0_TDMA_DST_ROI_SIZE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_SIZE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_VALID_ELEMENTS_3 */ #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_START_OFFSET_3 */ #define DMA_CH_0_TDMA_DST_START_OFFSET_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_START_OFFSET_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_STRIDE_3 */ #define DMA_CH_0_TDMA_DST_STRIDE_3_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_STRIDE_3_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_BASE_4 */ #define DMA_CH_0_TDMA_DST_ROI_BASE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_BASE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_ROI_SIZE_4 */ #define DMA_CH_0_TDMA_DST_ROI_SIZE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_ROI_SIZE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_VALID_ELEMENTS_4 */ #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_VALID_ELEMENTS_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_START_OFFSET_4 */ #define DMA_CH_0_TDMA_DST_START_OFFSET_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_START_OFFSET_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_TDMA_DST_STRIDE_4 */ #define DMA_CH_0_TDMA_DST_STRIDE_4_VAL_SHIFT 0 #define DMA_CH_0_TDMA_DST_STRIDE_4_VAL_MASK 0xFFFFFFFF /* DMA_CH_0_MEM_INIT_BUSY */ #define DMA_CH_0_MEM_INIT_BUSY_SBC_DATA_SHIFT 0 #define DMA_CH_0_MEM_INIT_BUSY_SBC_DATA_MASK 0xFF #define DMA_CH_0_MEM_INIT_BUSY_SBC_MD_SHIFT 8 #define DMA_CH_0_MEM_INIT_BUSY_SBC_MD_MASK 0x100 #endif /* ASIC_REG_DMA_CH_0_MASKS_H_ */
