Loading...
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 43 44 45 46 47 48 49 50 51 52 53 54 55 56 57 58 59 60 61 62 63 64 65 66 67 68 69 70 71 72 73 74 75 76 77 78 79 80 81 82 83 84 85 86 87 88 89 90 91 92 93 94 95 96 97 98 99 100 101 102 103 104 105 106 107 108 109 110 111 112 113 114 115 116 117 118 119 120 121 122 123 124 125 126 127 128 129 130 131 132 133 134 135 136 137 138 139 140 141 142 143 144 145 146 147 148 149 150 151 152 153 154 155 156 157 158 159 160 161 162 163 164 165 166 167 168 169 170 171 172 173 174 175 176 177 178 179 180 181 182 183 184 185 186 187 188 189 190 191 192 193 194 195 196 197 198 199 200 201 202 203 204 205 206 207 208 209 210 211 212 213 214 215 216 217 218 219 220 221 222 223 224 225 226 227 228 229 230 231 232 233 234 235 236 237 238 239 240 241 242 243 244 245 246 247 248 249 250 251 252 253 254 255 256 257 258 259 260 261 262 263 264 265 266 267 268 269 270 271 272 273 274 275 276 277 278 279 280 281 282 283 284 285 286 287 288 289 290 291 292 293 294 295 296 297 298 299 300 301 302 303 304 305 306 307 308 309 310 311 312 313 314 315 316 317 318 319 320 321 322 323 324 325 326 327 328 329 330 331 332 333 334 335 336 337 338 339 340 341 342 343 344 345 346 347 348 349 350 351 352 353 354 355 356 357 358 359 360 361 362 363 364 365 366 367 368 369 370 371 372 373 374 375 376 377 378 379 380 381 382 383 384 385 386 387 388 389 390 391 392 393 394 395 396 397 398 | /* * include/asm-sparc64/xor.h * * High speed xor_block operation for RAID4/5 utilizing the * UltraSparc Visual Instruction Set. * * Copyright (C) 1997, 1999 Jakub Jelinek (jj@ultra.linux.cz) * * This program is free software; you can redistribute it and/or modify * it under the terms of the GNU General Public License as published by * the Free Software Foundation; either version 2, or (at your option) * any later version. * * You should have received a copy of the GNU General Public License * (for example /usr/src/linux/COPYING); if not, write to the Free * Software Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA. */ /* * Requirements: * !(((long)dest | (long)sourceN) & (64 - 1)) && * !(len & 127) && len >= 256 * * It is done in pure assembly, as otherwise gcc makes it a non-leaf * function, which is not what we want. */ #include <asm/pstate.h> #include <asm/asi.h> extern void xor_vis_2(unsigned long, unsigned long *, unsigned long *); extern void xor_vis_3(unsigned long, unsigned long *, unsigned long *, unsigned long *); extern void xor_vis_4(unsigned long, unsigned long *, unsigned long *, unsigned long *, unsigned long *); extern void xor_vis_5(unsigned long, unsigned long *, unsigned long *, unsigned long *, unsigned long *, unsigned long *); #define _S(x) __S(x) #define __S(x) #x #define DEF(x) __asm__(#x " = " _S(x)) DEF(FPRS_FEF); DEF(FPRS_DU); DEF(ASI_BLK_P); /* ??? We set and use %asi instead of using ASI_BLK_P directly because gas currently does not accept symbolic constants for the ASI specifier. */ __asm__ (" .text .globl xor_vis_2 .type xor_vis_2,@function xor_vis_2: rd %fprs, %o5 andcc %o5, FPRS_FEF|FPRS_DU, %g0 be,pt %icc, 0f sethi %hi(VISenter), %g1 jmpl %g1 + %lo(VISenter), %g7 add %g7, 8, %g7 0: wr %g0, FPRS_FEF, %fprs rd %asi, %g1 wr %g0, ASI_BLK_P, %asi membar #LoadStore|#StoreLoad|#StoreStore sub %o0, 128, %o0 ldda [%o1] %asi, %f0 ldda [%o2] %asi, %f16 2: ldda [%o1 + 64] %asi, %f32 fxor %f0, %f16, %f16 fxor %f2, %f18, %f18 fxor %f4, %f20, %f20 fxor %f6, %f22, %f22 fxor %f8, %f24, %f24 fxor %f10, %f26, %f26 fxor %f12, %f28, %f28 fxor %f14, %f30, %f30 stda %f16, [%o1] %asi ldda [%o2 + 64] %asi, %f48 ldda [%o1 + 128] %asi, %f0 fxor %f32, %f48, %f48 fxor %f34, %f50, %f50 add %o1, 128, %o1 fxor %f36, %f52, %f52 add %o2, 128, %o2 fxor %f38, %f54, %f54 subcc %o0, 128, %o0 fxor %f40, %f56, %f56 fxor %f42, %f58, %f58 fxor %f44, %f60, %f60 fxor %f46, %f62, %f62 stda %f48, [%o1 - 64] %asi bne,pt %xcc, 2b ldda [%o2] %asi, %f16 ldda [%o1 + 64] %asi, %f32 fxor %f0, %f16, %f16 fxor %f2, %f18, %f18 fxor %f4, %f20, %f20 fxor %f6, %f22, %f22 fxor %f8, %f24, %f24 fxor %f10, %f26, %f26 fxor %f12, %f28, %f28 fxor %f14, %f30, %f30 stda %f16, [%o1] %asi ldda [%o2 + 64] %asi, %f48 membar #Sync fxor %f32, %f48, %f48 fxor %f34, %f50, %f50 fxor %f36, %f52, %f52 fxor %f38, %f54, %f54 fxor %f40, %f56, %f56 fxor %f42, %f58, %f58 fxor %f44, %f60, %f60 fxor %f46, %f62, %f62 stda %f48, [%o1 + 64] %asi membar #Sync|#StoreStore|#StoreLoad wr %g1, %g0, %asi retl wr %g0, 0, %fprs .size xor_vis_2, .-xor_vis_2 .globl xor_vis_3 .type xor_vis_3,@function xor_vis_3: rd %fprs, %o5 andcc %o5, FPRS_FEF|FPRS_DU, %g0 be,pt %icc, 0f sethi %hi(VISenter), %g1 jmpl %g1 + %lo(VISenter), %g7 add %g7, 8, %g7 0: wr %g0, FPRS_FEF, %fprs rd %asi, %g1 wr %g0, ASI_BLK_P, %asi membar #LoadStore|#StoreLoad|#StoreStore sub %o0, 64, %o0 ldda [%o1] %asi, %f0 ldda [%o2] %asi, %f16 3: ldda [%o3] %asi, %f32 fxor %f0, %f16, %f48 fxor %f2, %f18, %f50 add %o1, 64, %o1 fxor %f4, %f20, %f52 fxor %f6, %f22, %f54 add %o2, 64, %o2 fxor %f8, %f24, %f56 fxor %f10, %f26, %f58 fxor %f12, %f28, %f60 fxor %f14, %f30, %f62 ldda [%o1] %asi, %f0 fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 add %o3, 64, %o3 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 subcc %o0, 64, %o0 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 stda %f48, [%o1 - 64] %asi bne,pt %xcc, 3b ldda [%o2] %asi, %f16 ldda [%o3] %asi, %f32 fxor %f0, %f16, %f48 fxor %f2, %f18, %f50 fxor %f4, %f20, %f52 fxor %f6, %f22, %f54 fxor %f8, %f24, %f56 fxor %f10, %f26, %f58 fxor %f12, %f28, %f60 fxor %f14, %f30, %f62 membar #Sync fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 stda %f48, [%o1] %asi membar #Sync|#StoreStore|#StoreLoad wr %g1, %g0, %asi retl wr %g0, 0, %fprs .size xor_vis_3, .-xor_vis_3 .globl xor_vis_4 .type xor_vis_4,@function xor_vis_4: rd %fprs, %o5 andcc %o5, FPRS_FEF|FPRS_DU, %g0 be,pt %icc, 0f sethi %hi(VISenter), %g1 jmpl %g1 + %lo(VISenter), %g7 add %g7, 8, %g7 0: wr %g0, FPRS_FEF, %fprs rd %asi, %g1 wr %g0, ASI_BLK_P, %asi membar #LoadStore|#StoreLoad|#StoreStore sub %o0, 64, %o0 ldda [%o1] %asi, %f0 ldda [%o2] %asi, %f16 4: ldda [%o3] %asi, %f32 fxor %f0, %f16, %f16 fxor %f2, %f18, %f18 add %o1, 64, %o1 fxor %f4, %f20, %f20 fxor %f6, %f22, %f22 add %o2, 64, %o2 fxor %f8, %f24, %f24 fxor %f10, %f26, %f26 fxor %f12, %f28, %f28 fxor %f14, %f30, %f30 ldda [%o4] %asi, %f48 fxor %f16, %f32, %f32 fxor %f18, %f34, %f34 fxor %f20, %f36, %f36 fxor %f22, %f38, %f38 add %o3, 64, %o3 fxor %f24, %f40, %f40 fxor %f26, %f42, %f42 fxor %f28, %f44, %f44 fxor %f30, %f46, %f46 ldda [%o1] %asi, %f0 fxor %f32, %f48, %f48 fxor %f34, %f50, %f50 fxor %f36, %f52, %f52 add %o4, 64, %o4 fxor %f38, %f54, %f54 fxor %f40, %f56, %f56 fxor %f42, %f58, %f58 subcc %o0, 64, %o0 fxor %f44, %f60, %f60 fxor %f46, %f62, %f62 stda %f48, [%o1 - 64] %asi bne,pt %xcc, 4b ldda [%o2] %asi, %f16 ldda [%o3] %asi, %f32 fxor %f0, %f16, %f16 fxor %f2, %f18, %f18 fxor %f4, %f20, %f20 fxor %f6, %f22, %f22 fxor %f8, %f24, %f24 fxor %f10, %f26, %f26 fxor %f12, %f28, %f28 fxor %f14, %f30, %f30 ldda [%o4] %asi, %f48 fxor %f16, %f32, %f32 fxor %f18, %f34, %f34 fxor %f20, %f36, %f36 fxor %f22, %f38, %f38 fxor %f24, %f40, %f40 fxor %f26, %f42, %f42 fxor %f28, %f44, %f44 fxor %f30, %f46, %f46 membar #Sync fxor %f32, %f48, %f48 fxor %f34, %f50, %f50 fxor %f36, %f52, %f52 fxor %f38, %f54, %f54 fxor %f40, %f56, %f56 fxor %f42, %f58, %f58 fxor %f44, %f60, %f60 fxor %f46, %f62, %f62 stda %f48, [%o1] %asi membar #Sync|#StoreStore|#StoreLoad wr %g1, %g0, %asi retl wr %g0, 0, %fprs .size xor_vis_4, .-xor_vis_4 .globl xor_vis_5 .type xor_vis_5,@function xor_vis_5: mov %o5, %g5 rd %fprs, %o5 andcc %o5, FPRS_FEF|FPRS_DU, %g0 be,pt %icc, 0f sethi %hi(VISenter), %g1 jmpl %g1 + %lo(VISenter), %g7 add %g7, 8, %g7 0: wr %g0, FPRS_FEF, %fprs mov %g5, %o5 rd %asi, %g1 wr %g0, ASI_BLK_P, %asi membar #LoadStore|#StoreLoad|#StoreStore sub %o0, 64, %o0 ldda [%o1] %asi, %f0 ldda [%o2] %asi, %f16 5: ldda [%o3] %asi, %f32 fxor %f0, %f16, %f48 fxor %f2, %f18, %f50 add %o1, 64, %o1 fxor %f4, %f20, %f52 fxor %f6, %f22, %f54 add %o2, 64, %o2 fxor %f8, %f24, %f56 fxor %f10, %f26, %f58 fxor %f12, %f28, %f60 fxor %f14, %f30, %f62 ldda [%o4] %asi, %f16 fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 add %o3, 64, %o3 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 ldda [%o5] %asi, %f32 fxor %f48, %f16, %f48 fxor %f50, %f18, %f50 add %o4, 64, %o4 fxor %f52, %f20, %f52 fxor %f54, %f22, %f54 add %o5, 64, %o5 fxor %f56, %f24, %f56 fxor %f58, %f26, %f58 fxor %f60, %f28, %f60 fxor %f62, %f30, %f62 ldda [%o1] %asi, %f0 fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 subcc %o0, 64, %o0 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 stda %f48, [%o1 - 64] %asi bne,pt %xcc, 5b ldda [%o2] %asi, %f16 ldda [%o3] %asi, %f32 fxor %f0, %f16, %f48 fxor %f2, %f18, %f50 fxor %f4, %f20, %f52 fxor %f6, %f22, %f54 fxor %f8, %f24, %f56 fxor %f10, %f26, %f58 fxor %f12, %f28, %f60 fxor %f14, %f30, %f62 ldda [%o4] %asi, %f16 fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 ldda [%o5] %asi, %f32 fxor %f48, %f16, %f48 fxor %f50, %f18, %f50 fxor %f52, %f20, %f52 fxor %f54, %f22, %f54 fxor %f56, %f24, %f56 fxor %f58, %f26, %f58 fxor %f60, %f28, %f60 fxor %f62, %f30, %f62 membar #Sync fxor %f48, %f32, %f48 fxor %f50, %f34, %f50 fxor %f52, %f36, %f52 fxor %f54, %f38, %f54 fxor %f56, %f40, %f56 fxor %f58, %f42, %f58 fxor %f60, %f44, %f60 fxor %f62, %f46, %f62 stda %f48, [%o1] %asi membar #Sync|#StoreStore|#StoreLoad wr %g1, %g0, %asi retl wr %g0, 0, %fprs .size xor_vis_5, .-xor_vis_5 "); static struct xor_block_template xor_block_VIS = { name: "VIS", do_2: xor_vis_2, do_3: xor_vis_3, do_4: xor_vis_4, do_5: xor_vis_5, }; #define XOR_TRY_TEMPLATES xor_speed(&xor_block_VIS) |